

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-025294

(43) Date of publication of application: 25.01.2002

(51)Int.CI.

G11C 29/00 GO1R 31/28 GO1R 31/319

(21)Application number: 2000-204757

(71)Applicant: ADVANTEST CORP

(22)Date of filing:


06.07.2000

(72)Inventor: HOSAKO TAKAHIRO

(54) TEST METHOD FOR SEMICONDUCTOR DEVICE. AND TEST DEVICE FOR SEMICONDUCTOR **DEVICE**

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a test method in which data is discriminated as defective data when phase difference between a reference clock and the data satisfies the prescribed conditions, in a semiconductor device in which a reference clock is outputted synchronizing with a read-out output of data, and this reference clock is used for delivery and reception of data. SOLUTION: A reference clock is compared with generated timing of data by timing comparators 11A, 11B, the timing compared result is compared logically by logic comparators 12A, 12B, it is compared by a relative comparator 13 whether the logic compared result satisfies the prescribed conditions or not, phase difference between the reference clock and data is discriminated as the prescribed value or more by detecting a state in which the prescribed condition is satisfied, or, it is discriminated that a continuous time of data is continued for the prescribed time or more.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-25294 (P2002-25294A)

(43)公開日 平成14年1月25日(2002.1.25)

(51) Int.Cl. ⁷		識別記号	FI		ž	7]}*(参考)
G11C	29/00	651	G11C	29/00	651T	2G032
G01R	31/28		G01R	31/28	В	5 L 1 0 6
	31/319				R	
					D	

審査請求 未請求 請求項の数6 〇1. (全 13 頁)


		善性間水 木間水 間水項の数 0 0 1 (主 13	貝)
(21)出願番号	特顯2000-204757(P2000-204757)	(71) 出顧人 390005175	
		株式会社アドパンテスト	
(22)出顧日	平成12年7月6日(2000.7.6)	東京都練馬区旭町1丁目32番1号	
		(72)発明者 宝迫 孝弘	
		東京都練馬区旭町1丁目32番1号 株	式会
		社アドバンテスト内	-
		(74)代理人 100066153	
		弁理士 草野 卓 (外1名)	
		Fターム(参考) 20032 AA07 AB06 AD06 AE08 AH04	!
		ALOO	
		5L106 DD22 EE03 GC03	

(54) 【発明の名称】 半導体デバイス試験方法・半導体デバイス試験装置

(57)【要約】

【課題】データの読み出し出力と同期して基準クロックを出力し、この基準クロックをデータの受渡しに供する 半導体デバイスにおいて、基準クロックとデータとの間 の位相差が所定の条件の満たすとき不良と判定する試験 方法を提案する。

【解決手段】基準クロックとデータの発生タイミングをタイミング比較器11A、11Bでタイミング比較し、そのタイミング比較結果を論理比較器12A、12Bで論理比較し、その論理比較結果が所定の条件を満たすか否かを相対比較器13で比較し、所定の条件を満たした状態を検出して基準クロックとデータとの位相差が所定値以上と判定し、または、データの持続時間が所定の時間以上継続したと判定する半導体デバイス試験方法。



【特許請求の範囲】

【請求項1】被試験デバイスから出力されるデータ及び このデータと同期してデータの受渡に供する基準クロッ クの発生タイミングをストローブパルスのサーチ動作で それぞれタイミング比較し、このタイミング比較結果を 論理比較器でそれぞれ期待値と比較し、期待値と一致す るか否かにより被試験デバイスの良、不良を判定する半 導体デバイス試験装置において、

1

被試験デバイスから出力される各データの各論理判定結 果と、上記基準クロックの論理判定結果とをそれぞれ比 10 較し、これらの論理判定結果が所定の条件を満たしたこ とを検出して上記データのタイミングが上記基準クロッ クのタイミングに対して所定の位相関係を満たしている と判定することを特徴とする半導体デバイス試験方法。 【請求項2】請求項1記載の半導体デバイス試験方法に

おいて、上記基準クロックの基準エッジのタイミングを タイミング比較するストローブパルスのタイミングか ら、上記各データの前縁のタイミングをタイミング比較 するストローブパルスのタイミングを予め所定の時間遅 延した関係に設定し、上記基準クロックの論理判定結果 20 が良で、上記各データの論理判定結果が不良と判定され たことを検出してその不良と判定されたデータが上記基 準クロックより所定の時間以上遅延して発生していると 判定することを特徴とする半導体デバイス試験方法。

【請求項3】請求項1記載の半導体デバイス試験方法に おいて、上記基準クロックの基準エッジのタイミングを タイミング比較するストローブパルスのタイミングか ら、上記各データの後縁のタイミングをタイミング比較 するストローブバルスのタイミングを予め所定の時間遅 延した関係に設定し、上記基準クロックの論理判定結果 30 が不良で、上記各データの論理判定結果が不良と判定さ れたことを検出してその不良と判定されたデータの後縁 のタイミングが上記基準クロックの前縁のタイミングか ら所定の時間以上継続していないと判定することを特徴 とする半導体デバイス試験方法。

【請求項4】A、被試験デバイスのクロック出力端子か ら出力される基準クロックのタイミングをストローブバ ルスの発生タイミングでタイミング比較する第1タイミ ング比較器と、

- B、被試験デバイスの各出力端子から出力される各デー 40 タのタイミングをそれぞれストローブパルスの発生タイ ミングでタイミング比較する複数の第2タイミング比較 器と、
- C、上記第1タイミング比較器のタイミング比較結果を 所定の期待値と比較する第1論理比較器と、
- D、上記第2タイミング比較器の各タイミング比較結果 をそれぞれ所定の期待値と比較する複数の第2論理比較 器と、
- E、上記第1論理比較器の論理比較結果と上記第2論理 比較器の論理比較結果のそれぞれを比較し、上記第1論 50

理に比較器の比較結果と、第2論理比較器の論理比較結 果が所定の条件を満たしたことを検出する相対比較器

によって構成したことを特徴とする半導体デバイス試験 装置。

【請求項5】A、被試験デバイスのクロック出力端子か ら出力される基準クロックの基準エッジのタイミングを ストローブバルスの発生タイミングでタイミング比較す る第1タイミング比較器と、

- B、被試験デバイスの各出力端子から出力される各デー タの前縁のタイミングをそれぞれストローブパルスの発 生タイミングでタイミング比較する複数の第2タイミン グ比較器と、
 - C、上記第1タイミング比較器のタイミング比較結果を 所定の期待値と比較する第1論理比較器と、
 - D、上記第2タイミング比較器の各タイミング比較結果 をそれぞれ所定の期待値と比較する複数の第2論理比較 器と、
- E、上記第1論理比較器の論理比較結果と上記第2論理 比較器の比較結果のそれぞれを比較し、上記第1論理に 比較器の比較結果が良、第2論理比較器の比較結果が不 良である条件を検出して上記データの後縁のタイミング が上記基準クロックの前縁から所定の時間以上遅れてい ると判定する相対比較器と、

によって構成したことを特徴とする半導体デバイス試験

【請求項6】A、被試験デバイスのクロック出力端子か **ら出力される基準クロックの基準エッジのタイミングを** ストローブパルスの発生タイミングでタイミング比較す る第1タイミング比較器と、

- B、被試験デバイスの各出力端子から出力される各デー タの後縁のタイミングをそれぞれストローブパルスの発 生タイミングでタイミング比較する複数の第2タイミン グ比較器と、
- C、上記第1タイミング比較器のタイミング比較結果を 所定の期待値と比較する第1論理比較器と、
- D、上記第2タイミング比較器の各タイミング比較結果 をそれぞれ所定の期待値と比較する複数の第2論理比較 思と
- E、上記第1論理比較器の論理比較結果と上記第2論理 比較器の論理比較結果のそれぞれを比較し、上記第1論 理に比較器の論理比較結果が不良、第2論理比較器の比 較結果が不良である条件を検出して上記データの後縁の タイミングが上記基準クロックの前縁から所定の継続時 間に満たないと判定する相対比較器と、

によって構成したことを特徴とする半導体デバイス試験 装置、

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は髙速で書き込み、

2

及び読み出しが可能な半導体デバイスを試験する場合に 用いて好適な半導体デバイス試験方法及びこの試験方法 を用いて動作する半導体デバイス試験装置に関する。 【0002】

3

【従来の技術】半導体で構成されるメモリの品種の中に はクロックと共にデータを入力し、クロックに同期して 半導体デバイスへデータを書き込み、クロックと共にク ロックに同期したデータが半導体デバイスから出力さ れ、このクロックのタイミングを利用して他のデバイス にデータの受渡しを行うメモリが存在する。図13にこ 10 の種のメモリの読み出し時の様子を示す。図14Aに示 すDA、DB、DC…は半導体デバイスから出力される データ (ある1つのピンから出力されたデータ)を示 す。TD1、TD2…は各テストサイクルを示す。図1 4Bに示すDQSはメモリから出力されるクロックを示 す。データDA、DB、DC…はこのクロックDQSに 同期して半導体デバイスから出力される。このクロック は実用されている状態では他のデバイスにデータDA、 DB、DC…を受け渡す際の同期信号 (データストロー ブ)として利用される。

【0003】この種の半導体デバイスを試験する場合の試験項目の一つに、各クロックDQS(以下とのクロックを基準クロックと称す)の前縁又は後縁のタイミングから、データの変化点までの時間差(位相差)d I 1、d I 2、d I 3 …が例えば極力短い程応答が速く優れた特性を持つデバイスとして評価される。また、基準クロックDQSの前縁からデータDQの後縁までの時間dJ 1 及びdJ2が長い程データの持続性が良いデバイスと評価される。これらの時間の長短によって被試験半導体デバイスのグレードが決定される。

【0004】被試験半導体デバイスから出力される基準クロックDQSは実用されている状態ではクロック源で生成されたクロックが半導体デバイスに印加され、このクロックが半導体デバイスの内部の回路に配給され、このクロックに同期してデータが出力される。従って、試験装置で試験を行う場合にも試験装置側から被試験半導体デバイスにクロックを印加し、そのクロックが被試験半導体デバイスの内部を通り、データと共にデータ受渡しのための基準クロックとして出力される。従って、この基準クロックの一般的には前縁又は後縁のタイミングを測定し、この計測した前縁又は後縁のタイミングからデータDA、DB、DC…の変化点までの時間dI1、dI2、dI3…又はdJ1、dJ2…を測定することになる。

【0005】上述したように半導体デバイスから出力される基準クロックはその半導体デバイスの内部を通過して出力されるため、その発生タイミングはこの半導体デバイスの内部の温度等の外的環境の影響を大きく受け、図14に示すように各半導体デバイスごとに基準クロックDQS1、DQS2、DQS3…の位相に差が発生す50

る現象が見られる。さらに位相の差は各半導体デバイス の違いによるものに加えて、半導体デバイスの内部でも アクセスするメモリのアドレスの違い、時間の経過(熱 的な変化)に従って変動するいわゆるジッタ」が発生す る現象も見られる。

【0006】従って、基準クロックDQSの前縁のタイミング又は後縁のタイミングからデータDA、DB、DC…の変化点までの時間dI1、dI2、dI3…又はdJ1、dJ2…を測定するためには、先ず各半導体デ10パイスから出力される基準クロックDQSの前縁のタイミング又は後縁のタイミングが既知の値として与えられなければならない。基準クロックDQSの発生タイミングを既知の値として取得するには予め試験に使用する全ての試験パターン(全てのテストサイクル)を順次被試験デバイスに印加し、その各試験パターンの読み出し時に発生する基準クロックDQSの発生タイミングを測定し、その測定値を予めメモリ等に記憶させ、全てのテストサイクルに渡って基準クロックDQSの発生タイミングのデータを取得した状態で実際の試験を行う方法が考20えられる。

【0007】実際の試験ではメモリに記憶した基準クロックDQSの発生タイミングを各テストサイクル毎に読み出し、その読み出された基準クロックDQSの発生タイミングから各データの前縁のタイミング又は後縁のタイミングとの位相差を測定し、データDQの前縁側のタイミングを試験する場合はこの位相差が所定の時間を越えなければ良と判定し、位相差が所定の時間を越えた場合を不良と判定し、データDQの後縁側の持続時間を試験する場合はデータの後縁までの位相差が所定の時間以上継続したかを判定すればよい。

[0008]

30

【発明が解決しようとする課題】上述したように、基準クロックDQSの発生タイミングを全てのテストサイクル毎に測定し、その測定値を取得した状態で実際の試験を行うとすると、実質的に試験に要する時間は通常の倍の時間を必要とし、試験に要する時間が長くなってしまう欠点がある。また、図14で説明したように、基準クロックDQSの発生タイミングにはジッタJを含むものとなるため、一度全てのテストサイクルに渡ってその発生タイミングを測定したとしても、その測定値の信頼性は低い。従ってその測定値を利用して行う試験の制度も信頼性が低いものとなる。

【0009】この発明の目的は自己が発生する基準クロックを基準に各データの位相が所定の位相差の範囲に入っているか否かを判定しなければならない半導体デバイスの試験方法において、初めからリアルタイムで試験を行うことができ、従って短時間に試験を完了することができ、然も試験結果の信頼性も高い半導体デバイス試験方法を提案しようとするものである。

0 [0010]

る。

【課題を解決するための手段】この発明の請求項1では、被試験デバイスから出力されるデータ及びこのデータと同期してデータの受渡に供する基準クロックの発生タイミングをストローブパルスのサーチ動作でそれぞれタイミング比較し、このタイミング比較結果を論理比較器でそれぞれ期待値と比較し、期待値と一致するか否かにより被試験デバイスの良、不良を判定する半導体デバイス試験装置において、被試験デバイスから出力される各データの各論理判定結果と、基準クロックの論理判定結果とをそれぞれ比較し、これらの論理判定結果が所定の条件を満たしたことを検出してデータのタイミングが基準クロックのタイミングに対して所定の位相関係を満たしていると判定する半導体デバイス試験方法を提案する。

5

【0011】この発明の請求項2では、請求項1記載の 半導体デバイス試験方法において、基準クロックの基準 エッジのタイミングをタイミング比較するストローブパ ルスのタイミングから、各データの前縁のタイミングを タイミング比較するストローブパルスのタイミングを予 め所定の時間遅延した関係に設定し、基準クロックの論 20 理判定結果が良で、各データの論理判定結果が不良と判 定されたことを検出してその不良と判定されたデータが 基準クロックより所定の時間以上遅延して発生している と判定する半導体デバイス試験方法を提案する。

【0012】この発明の請求項3では、請求項1記載の 半導体デバイス試験方法において、基準クロックの基準 エッジのタイミングをタイミング比較するストローブバ ルスのタイミングから、各データの後縁のタイミングを タイミング比較するストローブパルスのタイミングを予 め所定の時間遅延した関係に設定し、基準クロックの論 30 理判定結果が不良で、各データの論理判定結果が不良と 判定されたことを検出してその不良と判定されたデータ の後縁のタイミングが基準クロックの前縁のタイミング から所定の時間以上継続していないと判定する半導体デ バイス試験方法を提案する。

【0014】 この発明の請求項5では、被試験デバイスのクロック出力端子から出力される基準クロックの基準エッジのタイミングをストローブバルスの発生タイミングでタイミング比較する第1タイミング比較器と、被試験デバイスの各出力端子から出力される各データの前縁のタイミングをそれぞれストローブバルスの発生タイミングでタイミング比較する複数の第2タイミング比較器と、第1タイミング比較器のタイミング比較結果を所定の期待値と比較する第1論理比較器と、第2タイミング比較器の各タイミング比較結果をそれぞれ所定の期待値と比較する複数の第2論理比較器と、第1論理比較器の比較結果のそれぞれを比較し、第1論理に比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が良、第2論理比較器の比較結果が不良である条件を検出してデータの前縁のタイミングが基準クロックの前縁から所定の時間以

上遅れていると判定する相対比較器と、によって構成し

た半導体デバイス試験装置を提案する。

【0015】この発明の請求項6では、被試験デバイス のクロック出力端子から出力される基準クロックの基準 エッジのタイミングをストローブバルスの発生タイミン グでタイミング比較する第1タイミング比較器と、被試 験デバイスの各出力端子から出力される各データの後縁 のタイミングをそれぞれストローブパルスの発生タイミ ングでタイミング比較する複数の第2タイミング比較器 と、第1タイミング比較器のタイミング比較結果を所定 の期待値と比較する第1論理比較器と、第2タイミング 比較器の各タイミング比較結果をそれぞれ所定の期待値 と比較する複数の第2論理比較器と、第1論理比較器の 論理比較結果と第2論理比較器の論理比較結果のそれぞ れを比較し、第1論理に比較器の論理比較結果が不良、 第2論理比較器の比較結果が不良である条件を検出して データの後縁のタイミングが基準クロックの前縁から所 定の継続時間に満たないと判定する相対比較器と、によ って構成した半導体デパイス試験装置を提案する。 [0016]

【作用】この発明で提案した半導体デバイス試験方法及び半導体デバイス試験装置によれば、通常の半導体デバイス試験装置の論理判定結果を相対的に比較判定し、基準クロックに対する判定結果と各データに対する判定結果の条件が所定の条件を満たしたことを検出してデータの発生タイミングが基準クロックの発生タイミングより所定時間以上遅れていないと判定する試験方法及び基準クロックの基準エッジのタイミングからデータの後縁までの持続時間が所定時間以上を満たしたかを判定する試験方法を提案するものである。

論理比較器の論理比較結果のそれぞれを比較し、第1論 【0017】ここで各データの発生タイミングをタイミ 理に比較器の比較結果と、第2論理比較器の論理比較結 ング比較するためのストローブバルスの位相を、基準ク 果が所定の条件を満たしたことを検出する相対比較器 ロックの発生タイミングをタイミング比較するためのス と、によって構成した半導体デバイス試験装置を提案す 50 トローブバルスの位相より所定の時間遅れ位相に設定す

ることにより、基準クロックの論理判定結果と、各データの論理判定結果との組合せが所定の条件を満たした場合は各データの発生タイミングが設定した遅延位相より遅れていないと判定することができる。またデータの持続時間が所定の時間以上継続したと判定することができる。

7

【0018】従って、この発明によれば通常の半導体デバイス試験装置の各論理比較器の後段に相対比較器を設けるだけの比較的簡単な構成で基準クロックを出力する半導体デバイスの試験を短時間に済ますことができ、また試験の信頼性も高い半導体デバイス試験方法及び半導体デバイス試験装置を提供することができる利点が得られる。

[0019]

【発明の実施の形態】図1にこの発明により半導体デバイス試験方法により基準クロックDQSを発生する半導体デバイス試験技置の一実施例を示す。図1において、DUTは被試験半導体デバイスを示す。この被試験半導体デバイスDUTはデータDQを出力するデータ出力端子TDと、基準クロックDQ20Sを出力する出力端子TQSとを有する。図1ではデータ出力端子TDを1本として示しているが、現実には16本程度の出力端子TDが存在する。クロック出力端子TQSにはレベル比較器10Aと、第1タイミング比較器11Aと、第1論理比較器12Aの縦続回路を接続する。

【0020】またデータ出力端子TDにも同様にレベル比較器10Bと、タイミング比較器11Bと、第2論理比較器12Bからなる縦続回路を接続する。これらの縦続回路は従来の半導体デバイス試験装置の構成と同じものでよい。この発明の特徴とする構成は基準クロックDQSの論理比較結果を出力する第1論理比較器12の論理判定結果と、各データDQの論理比較結果を出力する第2論理比較器12の論理判定結果を相対的に比較する相対比較器13を設けた構成とした点である。

【0021】先ずレベル比較器10A、10Bと第1、第2タイミング比較器11A、11Bと第1、第2論理比較器12A、12Bの各動作について説明する。レベル比較器10A、10Bは共に図2に示すように一対の電圧比較器CP1とCP2によって構成され、これら一40対の電圧比較器CP1とCP2により被試験半導体デバイスDUTが出力する基準クロックDQS又は各データDA、DB、DC…(図8参照)の論理値が正規の電圧条件を満たしているか否かを判定する。電圧比較器CP1は基準クロックDQS又は各データDA、DB、DC…のH論理の電圧値が正規の電圧値VOH以上であるか否かを判定する。また電圧比較器CP2は基準クロックDQS又は各データDA、DB、DC…のL論理側の電圧値が正規の電圧VOL以下であるか否かを判定する。【0022】これらの判定結果をタイミング比較器1150

A、11Bに入力しストローブパルスSTBが印加されたタイミングで電圧比較器CP1及びCP2の出力の状態を読み取る。つまり、タイミング比較器11A、11BはストローブパルスSTBの印加タイミング毎にそのときの入力されている基準クロックDQS及びデータDQの論理値を読み取る動作を実行する。論理比較器12A、12Bはタイミング比較器11A、11BがストローブパルスSTBのタイミングで読み取った結果と予めテストサイクル毎に定めた期待値(図2の例ではH論理)とを比較しテストサイクル毎にパス(良)、フェイル(不良)判定を行い結果をPAに出力する。

【0023】判定は、期待値がH論理のときは電圧比較器CP1からの論理値を見て電圧比較器CP1の論理値がH論理のときパス(良)、電圧比較器CP1の論理値がL論理のときフェイル(不良)と判定する。期待値がL論理のときは電圧比較器CP2からの論理値を見て電圧比較器CP2の論理値がH論理のときパス(良)、電圧比較器CP2の論理値がL論理のときフェイル(不良)と判定する。との時の、判定の結果をPAに出力する。

【0024】図3を用いて基準クロックDQSの立上りの発生タイミングを検出する動作を説明する。基準クロックDQSの立上りのタイミングを検出するテストサイクルにおいて、ストローブパルスSTBをでTずつ遅延して同じテストを繰り返す(図3参照)。つまり、ストローブパルスSTBをでTずつ遅延して同じテストを繰り返すことで、テスト毎にストローブパルスSTBがでTずつ遅延されて第1タイミング比較器11Aに与えられ電圧比較器CP1及びCP2の出力の状態を読み取る。第1論理比較器12Aは第1タイミング比較結果を出力する毎にその比較結果と期待値とを比較しパス(良)、フェイル(不良)を判定し結果をPAに出力する。

【0025】との場合、第1論理比較器12Aの出力がフェイル(不良)からパス(良)に変わったことにより、第1レベル比較器10Aの出力がH論理に反転したことを読み取ったストローブパルスSTBn(図3B参照)を知り基準クロックDQSの立上りのタイミングTnを決定する。また、基準クロックDQSの立下りのタイミング検出する場合は、期待値をL論理にし立上りの検出と同様に第1論理比較器12Aの出力がフェイル(不良)からパス(良)に変わったストローブパルスにより立下りのタイミングを決定する。

【0026】第2レベル比較器10Bと、第2タイミング比較器11Bと、第2論理比較器12Bにおいても、第1レベル比較器10Aと、第1タイミング比較器11Aと、第1論理比較器12Aと同様の動作をし、データDQの立上り、立下りのタイミングも、基準クロックDOQSの立上り、立下りのタイミングの検出と同様にタイ

ミングを決定する。以上により、レベル比較器10A、 10Bと、タイミング比較器11A、11Bと、論理比 較器12A、12Bの従来と同じ部分の動作が理解され よう。

9

【0027】次にこの発明に係わるタイミング比較器 1 1 A、11 Bの動作について説明する。基準クロック D Q S の発生タイミングを比較する第 1 タイミング比較器 1 1 Aにはストローブパルス S T B 1 を印加し、データ D Q の発生タイミングを比較する第 2 タイミング比較器 1 1 Bにはストローブパルス S T B 2 を印加する。 これ 10 らのストローブパルス S T B 1 と S T B 2 には位相差 T d q を与える。 この位相差 T d q はデータ D Q が基準クロック D Q S の との例では前縁のタイミングより位相差 T d q 以上遅延した場合は、そのデータ端子は不良であると判定するために付した遅延時間である。

【0028】これらのストローブパルスSTB1とST B2は図14で説明した基準クロックDQSのジッタの 範囲内を少しずつ位相をずらしながら基準クロックDQ Sの例えば立ち上がりのタイミング及びデータDQの変 化点を検出する動作を実行する。以下この動作をサーチ 20 と呼ぶことにする。図4を用いてサーチ動作の範囲につ いて説明する。基準クロックDQSのジッタは被試験デ バイスDUTの動作を規定するクロックCLKの前縁の タイミングを中心に発生する。良品のデバイスであれば データDQも基準クロックDQSに発生するジッタの範 囲で変化点が変動する。従って、ジッタの発生量を(図 4B) とすると、ストローブパルスSTB1は-Td~ +Τ dまでの間を少しずつ (例えば図 に示したτΤ) 位相をずらしながらサーチさせ、またストローブパルス STB2は-Td+Tdq~+Td+Tdqの範囲をサ 30 ーチさせる。

【0029】とのサーチ動作の間にストローブパルスSTB1は基準クロックDQSの発生タイミングを検出し、ストローブパルスSTB2はデータDQの発生タイミングをタイミング比較することになる。基準クロックDQSとデータDQとの位相差TaとストローブパルスSTB1とストローブパルスSTB2との位相差Tdqとの大小関係で相対比較器13は判定結果を出力する。【0030】以下、基準クロックDQSの立上りとデータDQの有効データが"H"の場合に期待値がH論理の時を例に説明する。第1論理比較器12Aと第2論理比較器12BはそれぞれストローブパルスSTB1及びSTB2がそれぞれ基準クロックDQS及びデータDQの1論理の区間を打ち抜いた場合に0論理(パス)を出力し、0論理の区間を打ち抜いた場合は1論理(フェイル)を出力する。

【0031】図5Aは基準クロックDQSとデータDQ の変化点までの位相差TaとストローブバルスSTB1 とSTB2の位相差Tdqの関係がTa=Tdqの場合 のタイミングチャートを示す。この場合にはストローブ 50

バルスSTB1とSTB2が基準クロックDQSとデータDQの変化点(1論理に立ち上がる変化点)より前の 0論理の期間を打ち抜いている状態では図5 Bの比較タイミングT1とT2に示すように第1及び第2論理比較器12Aと12Bは共に1論理(フェイル)を出力する。ストローブパルスSTB1とSTB2のサーチ動作が進み、ストローブパルスSTB1が基準クロックDQ Sの前縁のエッジに達すると、Ta=Tdqであるから、ストローブパルスSTB2もデータDQの変化点に達する。この結果、第1論理比較器12A及び第2論理比較器12Bは比較タイミングT3、T4に示すように共に0論理(パス)を出力する。

【0032】次にTa<Tdqの場合を検証するTa<Tdqの場合はストローブパルスSTB1とSTB2のサーチ動作により図6Aに示すようにストローブパルスSTB2がスとローブパルスSTB1より先にデータDQの変化点に達する。との結果、第2論理比較器12Bは図6Bに示すように比較タイミングT3で速くも0論理のパスを出力するが、第1論理比較器12Aは未だ1論理のフェイルを出力し続ける。ストローブパルスSTB1とSTB2のサーチ動作が進み、論理比較タイミングT5に達した時点でストローブパルスSTB1が基準クロックDQSの前縁のタイミングに到達する。との結果第1論理比較器12Aは比較タイミングT5で0論理のパスを出力する。

【0033】一方、Ta>Tdqの場合には、ストロープパルスSTB1とSTB2のサーチ動作により図7Aに示すようにストロープパルスSTB1がSTB2より先に基準クロックDQSの前縁のタイミングに達する。この結果図7Bに示すように比較タイミングT3で第1論理比較器12Aは0論理のパスを出力するが、第2論理比較器12Bの論理比較出力は1論理を出しつづける。ストローブパルスSTB1とSTB2のサーチ動作が進み、比較タイミングT5に達すると、ストローブパルスSTB2がデータDQの変化点に到達し、その論理比較出力は図7Bに示すように0論理に反転する。

【0034】以上の組合せから解ることは図7Bに示した比較タイミングT3とT4の状態を検出すれば基準クロックDQSとデータDQの位相差Taが所定値Tdqを越えていることを検出することができる。従って、相対比較器13の真理値表を図11Aに示すように設定すればTa>Tdqの状態のとき1論理のフェイルを出力させることができる。以上の説明はデータDQの前縁側のタイミングが基準クロックDQSの立ち上がりのタイミングから所定の時間Tdqの範囲内に存在するか否を判定した例を説明したが、試験を行う利用者によってはデータDQの後縁側のタイミングが基準クロックDQSの立上りのタイミングから所定の時間以上維持されているか否かを試験したい要求もある。

【0035】図8乃至図10にデータDQの後縁側のタ

30

イミングが基準クロックDQSの前縁のタイミングから 所定の時間以上維持されたか否かを試験する様子を示 す。図8乃至図10に示すTbは基準クロックDQSの 前縁のタイミングからデータDQの後縁のタイミングま での時間を示す。また、TdrはストローブパルスST B1とストローブパルスSTB2に与えた位相差を示 す。この場合もストローブパルスSTB1とSTB2は 基準クロックDQS及びデータDQに発生するジッタの 範囲に相当するタイミングの範囲をサーチさせる。

11

【0036】図8はTb=Tdrの場合を示す。この場 10 合には第2論理比較器にBの出力は0論理のバスを出力 している期間(図8日に示す比較タイミングT1、T2 では第1論理比較器12Aは1論理のフェイルを出力す る。ストローブパルスSTB1が基準クロックDQSの 前縁のタイミングを検出すると、第1論理比較器12A は比較タイミングT3に示すように0論理のパスを出力 する。サーチが進みストローブパルスSTB2がデータ DQの後縁を検出すると第2論理比較器12Bは比較タ イミングT4に示すように1論理のフェイルを出力す る。

【0037】図9にTb>Tdrの場合の動作を示す。 この場合には図9Bに示す比較タイミングT3、T4、 T5に示すようにTb-Tdrの時間差に相当する時間 の範囲で第1論理比較器12Aと第2論理比較器12B は共に0論理のパスを出力し、その後、ストローブパル スSTB2がデータDQの後縁を検出するから第2論理 比較器12Bは1論理のフェイルを出力する。図10に Tb<Tdrの場合の動作を示す。この場合には図10 Bの比較タイミングT3、T4に示すように、第1論理 比較器12Aと第2論理比較器12Bは必ず1論理のフ ェイルを同時に出力する状態が発生する。

【0038】従って、データDQが基準クロックDQS の前縁のタイミングから所定の時間以上継続したか否か を試験する場合には、相対比較器13の真理値表は図1 1 Bに示すように入力の双方が共に 1 論理の状態で 1 論 理のフェイルを出力するように設定すればよい。図12 に相対比較器13の具体的な実施例を示す。この実施例 では4個のレジスタRG1、RG2、RG3、RG4 と、これら4個のレジスタRG1~RG4に設定したデ ータを2ピットの選択信号FL1、FL2で選択して取 40 り出すマルチプレクサMUXとによって相対比較器13 を構成した場合を示す。

【0039】レジスタRG1~RG4には試験の内容に 従って利用者が任意にパスとフェイルの論理値を設定す ればよい。例えば前縁側の試験を行う場合はレジスタR G1~RG4に図11Aに示した真理値表の判定結果に 従って0、0、1、0を設定し、選択信号FL1、FL 2として第1論理比較器12Aの出力と、第2論理比較 器12Bの出力を割当てる。従って、12A、12Bの 出力FL1とFL2が0、0であればマルチプレクサM 50

UXはレジスタRG1に設定したパスを表わす0論理を 選択して出力し、FL1とFL2が1、0であればマル チプレクサMUXはレジスタRG2に設定したパスを表 わす0論理を選択して出力し、FL1とFL2が0、1 であればマルチプレクサMUXはレジスタRG3に設定 したフェイルを表わす1論理を選択して出力し、FL1 とFL2が1、1であればマルチプレクサMUXはレジ スタRG4に設定したパスを表わす0論理を出力する。 【0040】一方、データDQの後縁側の試験を行う場 合はレジスタRG1~RG4には図11Bに示す真理値 表の判定結果に従って0、0、0、1を設定すればよ い。このように、相対比較器13を構成することにより 利用者は希望する試験を自由に選択して行うことができ る。またデータDQの前縁と後縁のタイミングに限らず 他の試験にも利用できる利点が得られる。尚、相対比較 器13の構成としては図12に示した構成に限らず、例 えば書き替え可能なメモリによって構成することもで き、その選択は自由である。

【0041】上述したように、ストローブパルスSTB 1とSTB2をサーチ動作させた場合に相対比較器13 から1回でも1論理のフェイルが発生すればその出力ピ ンは不良と判定することができる。つまり、位相差Td q を短く設定すればグレードの高い半導体デバイスを選 別することができ、位相差Tdqを長目に設定すれば良 品の判定率を高めることができる。また、位相差Tdq を長目に設定すればデータDQの保持率の高い半導体デ バイスを選別することができる。

[0042]

【発明の効果】以上説明したように、この発明によれば 各データの発生タイミングを測定するための位相の基準 となる基準クロックDQSの位相が変動しても各テスト サイクル毎に、基準クロックDQSの位相と、各データ の位相をリアルタイムで比較し、その位相差Taが設定 値Tdqより長いことを検出して不良と判定する試験方 法及び位相差Tbが設定値Tdrより短いことを検出し て不良と判定する試験方法を採るから、試験を短時間に 済ませることができる。また、各テストサイクル毎に各 テストサイクルの実行時点で発生している基準クロック DQSの位相を実際に使用してデータDQの位相差を測 定するから、温度変動等に伴なって発生する基準クロッ クDQSの位相変動に対しても考慮して試験が行われ、 試験結果の信頼性の向上は顕著である。

【図面の簡単な説明】

【図1】この発明による半導体デバイス試験装置の一実 施例を説明するためのブロック図。

【図2】との発明で用いるタイミング比較器を説明する ためのブロック図。

【図3】図2に示したタイミング比較器の動作を説明す るためのタイミングチャート

【図4】この発明で試験対象としている半導体デバイス

が出力する基準クロックとデータの関係を説明するため のタイミングチャート。

【図5】との発明による半導体デバイス試験方法を説明 するためのAはタイミングチャート、Bは論理判定結果 を時系列に配列して示した図。

【図6】図5と同様の図。

【図7】図5と同様の図。

【図8】図5と同様の図。

【図9】図5と同様の図。

図 1

【図10】図5と同様の図。

【図11】この発明の要部となる相対比較器の動作を説 明するための図。

【図12】 この発明の要部となる相対比較器の具体的な 構成の一例を説明するためのブロック図。

【図13】この発明で解決しようとする課題を説明する ためのタイミングチャート。

*【図14】図9と同様の図。

【符号の説明】

DUT 被試験半導体デバイス

DQ データ

DQS 基準クロック

STB1, STB2 ストローブパルス

レベル比較器 10A, 10B

1 1 A 第1タイミング比較器

1 1 B 第2タイミング比較器

10 12 A 第1論理比較器

> 12B 第2論理比較器

13 相対比較器

Ta, Tb 基準クロックとデータの位相差

Tdq, Tdr ストローブパルスSTB1 とST

14

B2に与えた位相差

【図1】

図 11

相対比較器13の真理値表

【図11】

12B 11B DQ DQS Α ストロープパルス TQS SŤB1 ストローブパルス

DQの前繰倒との比較


λ	カ	判定結果
12Aの 比較出力	12Bの 比較出力	13の 比較出力
0	0	0
1	0	0
0	1	1
t	1	0

DQの後縁側との比較

	カ	判定結果
12Aの 比較出力	12Bの 比較出力	13の 比較出力
0	٥	C
1	0	0
0	1	0
1	1	1


B .

【図2】




፟ 2

【図3】





【図5】



_	比較タイミング	T1	T2	ТЗ	T4	T5	ТВ
R	第1論理比較器12Aの出力	1	1	0	٥	٥	0
	第1論理比較器128の出力	1	1	0	0	٥	0

【図4】







_	比較タイミング	T1	T2	ТЗ	T4	T5	Т6	比較タイミング	Tt	T2	T3	T4	T 5	T6
В	第1論理比較器12Aの出力	1	1	1	1	0	0	第1篇理比較器12Aの出力	1	1	0	0	0	0
	第1論理比較器128の出力	1	1	D	0	0	0	第1論理比較器128の出力	1	1	1	1	0	0

В

【図8】

【図9】






D	比較タイミング	T1	T2	Т3	T4	T5	T6
R	第1論理比較器12Aの出力	1	1	0	0	O	0
i	第1論理比較器128の出力	0	0	0	1	1	1

比較タイミング	T1	T2	Т3	T4	T 5	T 6
第1論理比較 B12Aの 出力	1	1	0	D	0	0
第1院理比較器128の出力	٥	0	0	0	0	1


[図10]




_	比較タイミング	T1	T2	ТЗ	T4	T5	Т6
В	第1論理比較器12Aの出力	1	1	1	1	0	٥
	第1論理比較器128の出力	0	0	1	1	1	1

【図12】

図 12



【図13】



🖾 13

[図14]




図 14